⑲ 日本国特許庁(JP)

⑩実用新案出願公開

⑩ 公開実用新案公報(U)

昭63-131116

庁内整理番号 母公開 昭和63年(1988)8月26日 @Int_Cl.4 識別記号 H 01 G 1/14 7924-5E 1/012 1/035 H 01 C 7303-5E 7924-5E H 01 G K-6736-5F 審査請求 未請求 (全 頁) H 05 K 1/18

❷考案の名称 チップ素子

②実 頭 昭62-23162

❷出 願 昭62(1987) 2月18日

⑩考 案 者 高 橋 暁 美 東京都港区芝5丁目7番15号 日本電気アイシーマイコン

システム株式会社内

⑪出 願 人 日本電気アイシーマイ 東京都港区芝5丁目7番15号

コンシステム株式会社

②代理人 弁理士内原 晋

明細書

考案の名称チップ素子

実用新案登録請求の範囲

回路基板のスルーホールに差込む突起部が電極に設けられていることを特徴とするチップ素子。

考案の詳細な説明

〔産業上の利用分野〕

本考案はチップコンデンサ、チップ抵抗などの チップ素子に関する。

〔従来の技術〕

従来のチップ素子は、回路基板の導電性の素子取付パターンに電極をはんだ付けすることによって搭載するようになっていたので、チップ素子の位置ずれを考えに入れて素子取付パターンの大きさを決める必要があった。

第4図は従来のチップ素子を回板基板に搭載し



た混成ICの分解斜視図である。

チップ素子1の電極2a,2bをそれぞれ回路 基板6の素子取付パターン5a,5bにはんだ付けするのであるが、素子取付けパターン5a, 5bはチップ素子1の大きさよりかなり大きくしておかなければならないし、又、チップ素子の位置決めの目安として回路機能上無意味なフローティングパターン8を必要とする。

〔考案が解決しようとする問題点〕

上述した従来のチップ素子は、電極を回路基板にはんだ付けするので、素子取付パターンやフローティングパターンを回路基板に設けなければならず、高密度実装に適していないという欠点がある。

〔問題点を解決するための手段〕

本考案のチップ素子は、回路 慈板のスルーホールに差込む突起部が電極に設けられているという ものである。

〔実施例〕

次に、本考案の実施例について図面を参照して

説明する。

第1図(a)、(b)はそれぞれ本考案の一実施例の正面部及び底面図である。

この実施例は、回路基板のスルーホールに差込む突起部 2 a′, 2 b′がそれぞれ電極 2 a, 2 bに設けられているものである。

第2図,第3図はそれぞれ本発明のチップ素子を回路基板に搭載した混成 I C の分解斜視図及び断面図である。

〔考案の効果〕

以上説明したように本考案のチップ素子はその電極に突起部を有しているので、回路基板への実装に際し突起部をスルーホールに差込めばよく、チップ素子の位置ずれは生じないので、回路基板のの素子取付パターンが不要となり、回路基板上の配線パターンの設計も容易になるから、高密度実装に好適なチップ素子が得られるという効果がある。

図面の簡単な説明

第1図(a)、(b)はそれぞれ本考案の一実施例の正面図及び底面図、第2図、第3図はそれぞれ本考案のチップ素子を回路基板に搭載した混成ICの分解斜視図及び断面図、第4図は従来のチップ索子を回路基板に搭載した混成ICの分解斜視図である。


1 … チップ素子、2 a, 2 b … 電極、2 a', 2 b' … 突起部、3 a, 3 b … スルーホール、4 … レジスト膜、5 a, 5 b … 素子取付パターン、6 … 回路基板、7 a, 7 b … 配線パターン、8 …




フローティングパターン。


代理人 弁理士 内 原

新華






第1図




第 2 図



第 3 図

161. (1974) 代理人 护理士 内原 宝開 63-13111 6



第4図